作为全球领先的SoC/ASIC原型解决方案供应商，S2C日前宣布他们已经开发了一种原型验证产品，即TAI Verification Module(专利申请中)。它允许使用者通过一条x4 PCIe Gen2通道到连接FPGA原型中的用户设计和用户的电脑，使得用户能够使用大量数据和测试向量对FPGA原型中的用户设计进行快速验证。基于Altera Stratix-4 GX FPGA的TAI Verification Module将Altera 的SignalTap Logic Analyzer集成到了S2C的TAI Player软件中，它能支持在多个FPGA进行RTL 级别调试。这项创新的技术在设计编译过程中建立了多组，每组480个probe，从而使用户能在不需要进行冗长的FPGA重新编译的情形下在多个FPGA中查看数以千计的RTL级probe。
S2C的董事长及首席技术官Mon-Ren Chene先生说：“从2003年起，我们就一直和客户紧密合作。我们注意到许多客户都想把他们PC端大量的测试数据传送给基于FPGA的原型或者将基于FPGA的原型测试结果传送回PC。此外，多数客户运用FPGA厂商的工具来进行验证调试，而且在最近，更多客户使用新的第三方工具。FPGA厂商工具的一大限制就是其一次只允许客户调试一次FPGA。这对于单一FPGA解决方案还是比较适宜的，但是对于多FPGA解决方案——比如我们于2011年4月发布的最新32.8M门的4 FPGA Quad S4 TAI LM 来说局限性则是非常大的。”我们带来的Verification Module技术能通过一条 x4 PCIe Gen 2通道使基于FPGA的原型和用户的验证环境达到双向快速的数据传送。TAI Verification Module也能允许用户同时查看多颗FPGA发来的信号。”
三种运行模式
S2C S4 TAI Verification Module提供了三种使用方式：Verification Mode(验证模式)、Debug Mode(调试模式)及Logic Mode(逻辑模式)。验证模式使用SCE-MI或定制的C-API通过一条 x4-lane PCIe Gen2通道实现海量数据和PC之间的传输。在调试模式中，S4 TAI Verification Module通过使用Altera SignalTap且同时保持用户的RTL名从而实现了多个FPGA的同步调试。在逻辑模式中，用户能原型化一个设计，其容量能达到3.6M门。 Verification Module中所有的调试和验证设置都在TAI Player Pro™中完成。
验证模式
验证模式利用TAI Verification Module的高速PCIe Gen2接口将大量验证数据在PC和TAI Logic Module之间进行双向快速地传输。该模式能将原型系统和仿真器直接连接进行同步仿真。用户能利用下图所示的S2C提供的定制C-API或者符合行业标准的SCE-MI接口：
